図１２３のＭＣプリアンプのイメージです。

緑が電圧利得（軸は左側でｄＢ）、赤がイコライザー通過後の反転入力点での電圧の位相（軸は右側で°）です。
電圧利得が０ｄＢに沈む６ＭＨｚの地点での位相が-163°まで回っているので発振する可能性があります。

これは位相補正を１２０Ω＋５１０ｐＦあたりにしたほうが良いのではないか、と以前どこかでやりました。

利得が０ｄＢに沈むポイントは５ＭＨｚ程度に下がりましたが、その地点での位相回転は-125°程度に収まりましたのでやはり今回も同じ結果です。

初段ドレイン電流を１ｍＡとしてドレイ抵抗を１０ｋΩにするとなると、２段目の共通ソース抵抗とカスコード用のツェナーＤを変更する必要があるので、調整の結果このようになりました。

このときの各部の動作点はこうです。
こうすると初段ドレイン抵抗に１０Ｖ食われてしまいますので、その分は出力電圧として使えません。最大出力電圧振幅は小さくなります。

位相補正はとりあえず上と同じです。

低域電圧利得は１０９ｄＢくらいでしょうか。オリジナルイメージでは８２ｄＢ程度でしたから２７ｄＢもの利得アップです。
これで利得が０ｄＢに沈むポイントは５ＭＨｚ弱ですが、そのポイントでの位相回転は-130°弱ですから、あまり上の状況と変わらないので、もしかすると大丈夫で発振しないかもしれません。

位相補正の適正値を探るために、１２０Ωはそのままで、Ｃ＝１００ｐF,２００ｐF,４００ｐF,８００ｐF,１６００ｐFでパラメトリックシミュレーションしてみました。
VDBが利得でVPが位相です。
この場合は１６００ｐFか８００ｐFだと安全というご神託です。
　

次に５１０ｐをそのままにして、R の方を１００Ω、２００Ω、４００Ω、８００Ω、１．６ｋΩと変化させた場合です。
抵抗を大きくすると位相が高域で戻ってくれて良さそうなのですが、あわせて高域の利得も延びてしまっています。抵抗を動かしてもあまり上手くありません。

結果、位相補正は１２０Ω＋８００ｐFが最良のようです。

利得が０ｄBに沈むポイントでの位相が-120°以内に収まりました。
ステップ位相補正Cが８００ｐFというのは大きな感じがしますが、低域利得が非常に大きいのでやむを得ないのだと思います。
これが気になる場合は、真空管MCプリのようにNFB素子の１５００ｐFにシリーズに３．６ｋΩを入れればこのCは小さくできると思います。

この辺は実機でカット＆トライで決めるべきかと思います。

ＤＬ−３０１�U用にクローズドゲイン（仕上がりゲイン）を１０ｄＢアップする設定で考えます。
その分ＮＦＢ量が減ってはいけないので、オープンゲインも１０ｄＢはアップする設定を考えます。

色々シミュレーションしてみた結果、こういう定数設定になりました。

初段ドレインが３．９ｋΩ、２段目共通ソース抵抗は２ｋΩです。ですが２ｋΩは終段アイドリングを適正値に調整するため、実機では変更が必要なはずです。

ＮＦＢ回路のゲート抵抗はクローズドゲインを１０ｄＢ程度アップする関係上１５０Ωになります。

なお、いつも入れていた出力にパラの８２０ｋΩは省いてみました。先生の測定結果を見ると先生は測定時８２０ｋΩを入れていないようなので。その分ちょっと特性が良く出ます。

この状態での各種動作点はこうなります。

オープンゲイン（赤）が低域で１０２ｄＢ得られています。ちなみに出力に８２０ｋを入れるとこれは９９ｄＢ程度になります。
クローズドゲイン（青）は１ｋＨｚで５２．５ｄＢと先生の１０３用の４２ｄＢに対して１０．５ｄＢアップです。
これでＮＦＢ（緑）は先生の１０３用の中域で３２ｄＢ程度と同等の３３〜３４ｄＢ、１０Ｈｚで先生の２６ｄＢに対して２７ｄＢ得られています。

位相補正ですが、この場合オープンゲインとクローズドゲインを共に引き上げているため、回路図のとおり、３９０Ω＋２２０ｐＦで十分です。